核芯推荐◉FPGA

核芯推荐◉FPGA

联系我们

当前所在位置:首页 >> 核芯推荐◉FPGA >> 赛灵思XILINX

赛灵思XILINX

赛灵思Virtex
  • 赛灵思Virtex

赛灵思Virtex

【XILINX-Virtex™ 7】 FPGA 针对 28nm 系统性能与集成进行了优化,可为您的设计带来出色的功耗性能比架构、DSP 性能以及 I/O 带宽。 该系列可用于 10G 至 100G 联网、便携式雷达以及 ASIC 原型设计等各种应用。

【XILINX-Virtex™ UltraScale™】 器件在 20nm 提供最佳性能与集成,包含串行 I/O 带宽和逻辑容量。作为在 20nm 工艺节点的业界仅有高端 FPGA,此系列适合从 400G 网络到大型 ASIC 原型设计/仿真的应用。

【XILINX-Virtex™ UltraScale+™ 】器件在 14nm/16nm FinFET 节点上提供最高性能及集成功能。AMD 第三代 3D IC 使用堆叠硅片互联 (SSI) 技术打破了摩尔定律的限制,并且实现了最高信号处理和串行 I/O 带宽,以满足最严格的设计要求。它还提供了一个虚拟的单片设计环境,以在芯片之间提供已注册的路由线路,以实现 600MHz 以上的运行,并提供更丰富、更灵活的时钟。
作为业界功能最强的 FPGA 系列,UltraScale+ 器件是计算密集型应用的完美选择:从 1+ Tb/s 网络、机器学习到雷达/警示系统。
    Virtex 7 FPGA 产品优势
    Virtex™ 7 FPGA 针对 28nm 系统性能与集成进行了优化,可为您的设计带来出色的功耗性能比架构、DSP 性能以及 I/O 带宽。 该系列可用于 10G 至 100G 联网、便携式雷达以及 ASIC 原型设计等各种应用。

    Virtex™ UltraScale+™ 器件在 14nm/16nm FinFET 节点上提供最高性能及集成功能。AMD 第三代 3D IC 使用堆叠硅片互联 (SSI) 技术打破了摩尔定律的限制,并且实现了最高信号处理和串行 I/O 带宽,以满足最严格的设计要求。它还提供了一个虚拟的单片设计环境,以在芯片之间提供已注册的路由线路,以实现 600MHz 以上的运行,并提供更丰富、更灵活的时钟。
    作为业界功能最强的 FPGA 系列,UltraScale+ 器件是计算密集型应用的完美选择:从 1+ Tb/s 网络、机器学习到雷达/警示系统。

    主要特性与优势
     
    3D-on-3D 集成
    支持 3D IC 的 FinFET 适用于突破性密度、带宽和大规模裸片间连接,支持虚拟单片设计

    增强的 DSP 内核
    多达 38 个 TOP (22 TeraMAC) 的 DSP 计算性能针对包括 INT8 在内的定浮点计算进行了优化,可充分满足 AI 推断的需求

    32.75Gb/s 收发器
    器件上多达 128 个收发器 — 背板、芯片对光学器件、芯片对芯片功能

    PCI Express 的集成块
    面向 100G 应用的Gen3 x16 集成 PCIe® 模块

    存储器
    DDR4 支持高达 2,666Mb/s、高达 500Mb 的片上内存高速缓存,可提供更高的效率和低时延

    ASIC 级网络 IP
    150G Interlaken、100G 以太网 MAC 内核,可实现高速连接

    Virtex UltraScale 产品优势
    Virtex™ UltraScale™ 器件在 20nm 提供最佳性能与集成,包含串行 I/O 带宽和逻辑容量。作为在 20nm 工艺节点的业界仅有高端 FPGA,此系列适合从 400G 网络到大型 ASIC 原型设计/仿真的应用。

    应用:
    *4x100G 转发器    *400G MAC - Interlaken Bridge     *2x100G 复用转发器     *400G OTN 交换机 (POTS)    *ASIC 原型 & 仿真


    Virtex是Xilinx FPGA中的高端产品,占据着全球高端产品的大部分市场,从Virtex-II开始,这一系列产品不断升级和更新,性能也越来越卓越。Xilinx于2011年推出了最新的Virtex-7。
      vertex - 资源
      以Virtex-II为例说明器件结构及内部资源。Virtex-II内部资源包括RAM,乘法器,IOB,可编程互联线,数字时钟管理器DCM和可编程逻辑阵列CLB。
      CLB: 每个CLB包括开关阵列、 4个slice、两条单独的进位链及本地布线资源。slice包含了基本的逻辑单元,开关阵列用于同基本的布线资源相连接,本地互联线用于连接内部slice以及相邻CLB中的slice。
      slice:slice是XilinxFPGA中的基本逻辑单元,在一般的设计中,逻辑资源的使用情况用已使用的slice的个数来衡量。每个slice包括两个四输入查找表(LUT)、一条进位链以及两个寄存器,还包括一些多路选择器。
      multiplier:乘法器输入位宽为18bit,输出36bit,每个18*18的乘法器可作为2个9*9乘法器使用。在芯片内部,乘法器和内嵌RAM是相邻的。
      IOB:输入:2个DDR寄存器。输出:2个DDR寄存器、两个3态使能DDR寄存器。输入输出有单独的时钟和使能,共享复位和置位信号。提供可选的电平标准: LVTTL, LVCMOS (3.3V, 2.5V, 1.8V,1.5V)、 PCI-X (133 MHz)PCI (3.3V 33 MHz & 66 MHz)、GTL、GTLP等。 RAM:双端口RAM,每个端口拥有同步的读写使能,两个端口有使用单独的时钟,在器件内部,RAM与乘法器相邻,以获得更高速度。
      DCM:每个器件多达12个DCM,分布在顶部和底部的边缘,提供DLL,DFS,DPS。DCM输出能直接驱动互联线。

    请提交您的基本信息,我们将会尽快与您联系!

    *

    *

    *

    *

公司地址:深圳市福田区赛格广场大厦54楼5406-5406B

联系电话:131-2899-0370

企业QQ:2899280091

企业邮箱:xilinx@casi-ic.com

关于我们
公司简介
品质控制管理
服务支持
CASI芯课堂
应用领域
工业用芯片
车用芯片
医疗用芯片
通信用芯片
新闻资讯
企业动态
行业新闻
联系我们
联系信息
在线留言
  • 微信咨询
  • 手机站

订阅接收我们的相关消息

©2022 中天科工半导体(深圳)有限公司  粤ICP备2021137381号-6