英特尔® Arria® 10 GT FPGA 概述
FPGA 采用多达 78 个全双工收发器，芯片至芯片数据速率高达 25.78 Gbps，背板数据速率高达 12.5 Gbps，并采用高达 115 万个等效逻辑元件 (LE)。
英特尔® Arria® 10 GX FPGA 概述
这类 FPGA 采用多达 96 个全双工收发器，芯片至芯片数据速率高达 17.4 Gbps，背板数据速率高达 12.5 Gbps，并采用高达 115 万个等效 LE。
英特尔® Arria® 10 SX SoC FPGA 概述
SoC FPGA 采用双核 ARM* Cortex*-A9 HPS，多达 48 个全双工收发器，芯片至芯片数据速率高达 17.4 Gbps，背板数据速率高达 12.5 Gbps，并采用高达 66 万个等效 LE。
优势
英特尔® Arria® 10 FPGA 和 SoC FPGA 对于通信、数据中心、军事、广播、汽车和其他终端市场中广泛的各类应用来说是理想之选。
与前代 FPGA 和 SoC FPGA 相比，功耗降低高达 40%
可编程电源技术 — 在性能较低的电路中降低设备功耗，同时在需要时提供最高的性能。
智能电压 ID — 在不影响性能的情况下，以尽可能低的电压运行设备。
VCC 电源管理器 — 以多个电压级别运行设备，以提高性能或降低功耗。
低静态功耗等级 — 选择最大静态功耗较低的设备。
业界唯一基于 20 nm ARM 的 SoC
多种 SoC 选择，采用双核 ARM* Cortex*-A9 MPCore* 硬核处理器系统 (HPS)。
将现有的 28 纳米 Arria® V SoC FPGA 设计移植到英特尔® Arria® 10 SoC，无需修改处理器代码。
通过集成节省了电路板空间
与含有超过 100 万个逻辑元件 (LE) 的上一代中端产品相比，密度提高 2 倍。
硬核知识产权 (IP) 内核：DDR4 内存控制器和 PCI Express* (PCIe*) 3.0 规范。
采用英特尔® Quartus® Prime 软件提高您的生产力，缩短产品面市时间
快速的编译时间和先进的设计环境。
IP 内核，包括 100G 以太网、100G Interlaken 和 PCIe 3.0，与前代产品相比，性能提高 2 倍，延迟更低。
使用面向 OpenCL™ 的英特尔® FPGA SDK 进行基于 C 语言的设计输入，提供一个易于在 SoC FPGA 上实现的设计环境。
含 Platform Designer（前身为 Qsys）的系统级设计环境。
面向英特尔® FPGA 的 DSP Builder — MATLAB*/Simulink* 环境中，基于模型的 DSP 环境。
英特尔® Arria® 10 SoC FPGA 设备的优势
英特尔® Arria® 10 SoC FPGA：更高系统级集成 SoC 已投产
英特尔® Arria® 10 SoC FPGA 结合了体系结构创新和 TSMC 的 20 纳米工艺技术，提高了性能，降低了功耗：
处理器性能提升 65%，并且每个内核的 CPU 运行频率高达 1.5 GHz。
相比前一代性能提升 60%，具备超过 500 MHz 的 FPGA 逻辑内核性能（比上一代 SoC FPGA 性能提升 15%）。
收发器带宽比上一代增加 4 倍（带宽比上一代高端 FPGA 高 2 倍）。
系统性能提升 4 倍（2,400 Mbps DDR4 SDRAM，支持混合内存立方体）。
单个设备每秒可进行超过 1,500 千兆次浮点运算 (GFLOP)，且高达 50 GFLOP/瓦特。
通过工艺技术的改进和降低功耗的创新方法，使功耗降低了 40%。
出众的设计成就卓越的的工作效率
设计效能是推动英特尔® Arria® SoC FPGA 架构发展的主要力量之一。英特尔® Arria® 10 SoC FPGA 与前一代英特尔® SoC FPGA 实现了软件全面兼容，还提供一个广泛的 ARM 软件和工具生态系统，同时增强了 FPGA 和 DSP 硬件设计流程。
庞大的 ARM 软件开发生态系统。
英特尔® SoC FPGA 嵌入式设计套件 (SoC EDS)，采用 ARM* Development Studio 5* (DS-5*) 英特尔® SoC FPGA 版本。
电路板支持包适用于常用的操作系统，包括 Linux*、Wind River VxWorks、Wind River Linux、Micrium uC/OS-II、uC/OS-III 等。
28 纳米 Cyclone® V SoC FPGA、Arria® V SoC FPGA 和英特尔® Arria® 10 SoC FPGA 间实现了软件全面兼容。
英特尔® Quartus® Prime 软件 FPGA 设计套装，包括：
支持开放计算语言 (OpenCL™) 编译器的高级自动化设计流程。
基于模型的数字信号处理 (DSP) 硬件设计，支持面向英特尔 FPGA 的 DSP Builder。
Arria® V FPGA 和 SoC FPGA
对于远程射频单元、10G/40G 线路卡以及广播演播设备等中端应用，Arria® V FPGA 系列提供最大带宽，而总功耗是最低的。提供五种针对性版本，包括采用双核 ARM* Cortex*-A9 硬核处理器系统 (HPS) 的 SoC 版本，以更好地满足您的性能、功率和集成需求。
优势
业界最低的功耗
Arria® V GZ FPGA 为中端应用提供最低单位带宽功耗，对于需要高达 12.5 Gbps 的收发器的功耗敏感型设计来说，是理想的选择。在 10 G 的数据速率下，Arria® V GZ FPGA 每通道功耗不到 180 毫瓦，在 12.5 Gbps，每通道功耗不到 200 毫瓦。Arria® V GZ FPGA 的 -3L 速率等级的版本进一步降低了静态功耗。
Arria® V GX 和 GT FPGA 采用 28 纳米低功耗工艺实现最低静态功耗，从而为中端应用提供最低总功耗，使功耗极低的收发器速度高达 10.3125 Gbps，并提供采用硬 IP 的高级结构来降低动态功耗。与上一代中端 FPGA 相比，Arria® V 设备的功耗平均降低了 40%。
基于 ARM* 处理器的可定制 SoC FPGA
英特尔® SoC FPGA 通过采用高带宽互连主干，在 FPGA 架构中集成了硬核处理器系统（HPS，包括处理器、外设和内存控制器），帮助您降低了系统功耗和成本，减小了主板面积。HPS 与英特尔的 28 纳米低功耗 FPGA 架构相结合，实现了应用级 ARM* 处理器的性能和生态系统，同时具备 Arria® V FPGA 的灵活性和丰富的数字信号处理 (DSP) 功能。
HPS（面向 SoC FPGA）
轻松迁移到英特尔® Arria® 10 SoC FPGA
Arria® V SoC FPGA 和 Arria® 10 SoC FPGA 采用同样的双核 ARM* Cortex*-A9 MPCore* 处理器。因此，在 Arria® V SoC FPGA 设计准备好性能升级时，您可以将软件轻松迁移到英特尔® Arria® 10 SoC FPGA。借助 TSMC 20 纳米工艺，英特尔® Arria® 10 SoC FPGA 针对 Arria® V SoC FPGA 设计提供性能升级路径，可轻松实现软件迁移。
行业性能最高的 28 nm SoC FPGA
频率高达 1.05 GHz 的双核 ARM* Cortex*-A9 MPCore* 处理器
四个硬化 32 位存储控制器，具有高达 533 MHz 的存储总线速度和可选纠错码 (ECC)
处理器与 FPGA 互联，高峰总带宽 >125 Gbps
针对中断应用的系统功耗最低
将多个组件集成到单个芯片
功耗最低的收发器，速度高达 10.3125 Gbps
采用低功耗 TSMC 28LP 工艺
多个系统成本优势
将多个组件集成到单个芯片
由于将处理器、FPGA 和 DSP 集成到单个设备，因此降低了 PCB 成本和走线费用
无关机顺序要求
131-2899-0370
2881438908
xilinx@casi-ic.com
Elan Tsao